Motorola CPCI-6115 Servisní příručka Strana 149

  • Stažení
  • Přidat do mých příruček
  • Tisk
  • Strana
    / 196
  • Tabulka s obsahem
  • KNIHY
  • Hodnocené. / 5. Na základě hodnocení zákazníků
Zobrazit stránku 148
Memory Maps and Addresses
CPCI-6200 Installation and Use (6806800J66C)
149
7.4.6 Interrupt Register 2
The CPCI CPLD, IPMI Controller, RTC, temperature sensor and abort switch interrupts are OR'd
together. This register may be read by the system software to determine which device
originated the interrupt.
Table 7-15 Interrupt Register 2, 0xF200_0005
Bit Field Operation Reset
7RSVD R 0
6RSVD R 0
5RSVD R 0
4 CPCI_PLD_INT R 0
3 IPMI_INT R 0
2RTC_INT R 0
1TEMP_INT R 0
0ABORT R 0
Table 7-16 Interrupt Register 2 Field Definition
RSVD Reserved
CPCI_PLD_INT Interrupt from CPCI Control CPLD
1 CPCI CPLD interrupt is asserted.
0 CPCI CPLD interrupt is not asserted.
IPMI_INT IPMI Controller Interrupt
1 IPMI interrupt is asserted.
0 IPMI interrupt is not asserted.
RTC_INT RTC Interrupt
1 RTC interrupt is asserted.
0 RTC interrupt is not asserted.
Zobrazit stránku 148
1 2 ... 144 145 146 147 148 149 150 151 152 153 154 ... 195 196

Komentáře k této Příručce

Žádné komentáře